新华网北京2月9日电日本东芝公司日前说,该公司通过调整静态随机存取存储器内部控制机制,使低电压下SRAM出错率大幅下降。这是研制低电压大规模集成电路的一项关键技术突破。
东芝公司8日发表新闻公报说,它们开发出一种实用的新工具,解决了设计效率低的问题。在试制的大规模集成电路中,研发人员使用0.7伏特电源电压进行测试。结果发现,SRAM出错的概率大幅下降,只有原先使用0.7伏特电压时的万分之一。
低电压是大规模集成电路的发展趋势,这种集成电路的优点是电力消耗下降,集成电路产生的热量减少,集成度可以进一步提高。而困扰这一技术进步的瓶颈是,组成大规模集成电路的“细胞”——SRAM在低电压下极易出错。修正这一问题,需要调整元件参数。